J. L. K y S. G, Diseño FPGA eficiente en área y velocidad del enfoque de campo de Galois S-Box AES-256 basado en lógica, JETIA, vol. 10, n.º 48, pp. 105-114, ago. 2024.